サムスン電子は来月11日から16日まで京都で開催される半導体協会の「VLSIシンポジウム」に参加し、3nm（mn）と4nmの第4世代第2世代（SF3）プロセス（SF4X）の仕様を初公開する。 。 競合する台湾TSMCも次世代3ナノ、4ナノプロセスの量産を計画しており、直接競争が予想される。

VLSIプログラムの導入を通じてSamsung Electronicsが以前に公開した情報によると、第2世代3ナノメートル(SF3)は、第1世代3ナノメートル(SF3E)と比較して改良されたゲートオールアラウンド(GAA)プロセスを適用した。 その結果、3nm 第 2 世代は、サムスン電子の以前の 4nm FinFET プロセスと比べて、性能が 22% 高速になり、電力効率が 34% 向上し、ロジック面積が 21% 小さくなりました。

サムスン電子は、昨年6月に量産を開始した第1世代3ナノプロセス以来、初めてGAAプロセスを適用した。 一方、TSMCは3nm FinFETプロセスを維持し、2025年には2nm GAAプロセスを適用する予定だ。

さらに、サムスン電子は、新しいマルチブリッジチャネル電界効果トランジスタ(MBCFET)プロセスが第2世代3ナノメートルプロセスの重要な特徴として適用されたと指摘した。 MBCFETは、4つの側面をチャネルとして使用する構造変更によりエネルギー効率を向上できる技術です。

主要メディアやIT業界によると、サムスン電子の第2世代3ナノ（SF3）プロセスは、Exynos 2500や第4世代Qualcomm Snapdragon 8などのモバイルアプリケーション（AP）プロセッサを生産すると予想されている。

Samsung Electronics の 4-nano 第 4 世代 (SF4X) プロセスは、4-nano 第 2 世代 (SF4) プロセスと比較して、性能が 10%、エネルギー効率が 23% 向上しました。 SF4X は、ハイエンド コンピューティング (HPC) 向けに特別に開発されたプロセスであるため、注目に値します。

サムスン電子の最新プロセスは来年TSMCと競合するとみられる。 サムスン電子は来年から第3世代2ナノプロセスの量産を計画しているが、TSMCも来年には第2世代3ナノプロセス（N3E）の量産を計画している。 さらに、Samsung Electronicsの4-nano第4世代(SF4X)は、2024年と2025年にリリースされるTSMCの4-nano第2世代(N4P)および4-nano第3世代(N4X)プロセスと競合すると予想されている。

一方、TSMCは4ナノメートル以下の先端プロセスでサムスン電子を上回ったと推定される。 TSMCは、Apple、Nvidia、AMDなどの大規模顧客によって支援されています。 しかし、サムスン電子は最近、第2世代4ナノプロセスで4ナノプロセスの歩留まりを向上させながら、従来よりも安定して顧客を保護できると期待されている。 サムスン電子は、顧客が4nmプロセスでプロトタイプを製造するのを支援するために、4月に初めてマルチプロジェクトウェーハ（MPW）サービスを開始した。

KB証券のキム・ドンウォン研究員は先月の報告書で、「サムスン電子のファウンドリ部門の4ナノ歩留まりは75％と推定され、前年に比べて大幅な改善が見られる」と述べた。 大幅に削減されるだろう」と予測した。

関連記事

Media IT Sammobileは、「全体として、サムスンの第1世代チップ製造プロセスは広く使用されておらず、その後の世代はさまざまなチップ企業によって使用されている」と述べた。

一方、サムスン電子は来月のVLSIシンポジウムに参加した後、6月27日と2日間、シリコンバレー（サンノゼ）で「Samsung Foundry Forum（SFF）」と「SAFE（Samsung Advanced Foundry Ecosystem）フォーラム」を開催した。 7月4日にはソウルで「SFF&SAFEフォーラム」が開催され、日本（東京）、ドイツ（ミュンヘン）、中国も今年の計画を検討している。